DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

5463384

Basic Patent (No, Kind, Date): JP 61052631 A2 860315 < No. of Patents: 002>

ACTIVE MATRIX DISPLAY DEVICE (English)

Patent Assignee: SEIKO INSTR & ELECTRONICS

Author (Inventor): YAMAZAKI TSUNEO

IPC: *G02F-001/133; G02F-001/133; G09G-003/20; G09G-003/36

JAPIO Reference No: *100212P000155;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 61052631 A2 860315 JP 84174465 A 840822 (BASIC)

JP 92031371 B4 920526 JP 84174465 A 840822

Priority Data (No,Kind,Date):

JP 84174465 A 840822

?

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

01838531 **Image available**
ACTIVE MATRIX DISPLAY DEVICE

PUB. NO.: **61-052631** [JP 61052631 A]

PUBLISHED: March 15, 1986 (19860315)

INVENTOR(s): YAMAZAKI TSUNEO

APPLICANT(s): SEIKO INSTR & ELECTRONICS LTD [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 59-174465 [JP 84174465]

FILED: August 22, 1984 (19840822)

INTL CLASS: [4] G02F-001/133; G02F-001/133; G09G-003/20; G09G-003/36

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL: Section: P, Section No. 480, Vol. 10, No. 212, Pg. 155, July

24, 1986 (19860724)

ABSTRACT

PURPOSE: To decrease remarkably a clock frequency by dividing a video signal driving circuits into plural circuits.

CONSTITUTION: An active matrix array 2, a gate line driving circuit 3 for driving a gate line, and drain line driving circuits 4, 5 and 6 are formed in an active matrix liquid crystal display device 1. In this state, the driving circuit 3 scans successively the gate line in the vertical direction by synchronizing with a C-clock signal, and a D-clock signal and V(sub v1), V(sub v2) and V(sub v3) being video signals are applied to the driving circuits 4, 5, respectively. The driving circuits 4, 5 and 6 drive a drain line of 1/3 of one picture, respectively, therefore, the frequency of the D-clock signal is about 1/3 better than the case when one scanning line is scanned by only one shift register. Accordingly, the clock frequency can be decreased remarkably.

⑲ 日本国特許庁(JP)

@ 特許出願公開

⑫公開特許公報(A)

昭61-52631

⑤Int Cl.⁴ G 02 F 1/133 識別記号 1 2 9 1 1 8

广内黎理番号 7348-2H ❷公開 昭和61年(1986)3月15日

G 09 G 3/20

3/36

D-8205-2H 7436-5C

7436-5C

審査請求 未請求 発明の数 1 (全4頁)

69発明の名称

アクテイブマトリクス表示装置

②特 願 昭59-174465

図出 願 昭59(1984)8月22日

@発 明者 恒 夫

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

セイコー電子工業株式 ⑪出 頣

東京都江東区亀戸6丁目31番1号

会社

弁理士 最上 の代 理 人 務

1. 発明の名称

アクティブマトリクス表示装置

2. 特許請求の範囲

薄膜トランジスタからなる駆動回路を内蔵し。 各画素伝にスイッチング素子を設けたアクティブ マトリクス表示装置に於いて、ドレインラインの 駆動回路は、N個の複数の並列に動作する駆動回 路からなり、上記の各シフトレジスタが1/Nに 分割された画面の領域のドレインラインを駆動す ることを特徴とするアクティブマトリクス表示装 짮

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、駆動回路を内蔵した、液晶、エレク

トロクロミックなどのアクティブマトリクス表示 装置に関する。

〔従来の技術〕

従来、第2回の回路図で示す様な、透明絶縁基 板上に、御鞭トランジスタを各画素毎にスイッチ ング素子として設けたアクティブマトリクス液晶 表示装置が知られている。第2図において、アク ティブマトリクス液晶表示装置13は。 薄膜トラ ンジスタからなるアクティブマトリクスアレイ 1 4を有する。駆動回路としては、ゲートラインを 駆動するゲートライン駆動回路15, ドレインラ インを駆動するドレインライン駆動回路16とか らなる。ドレインライン以動回路16はサンプル ホールド回路11とシプトレジスタ18を育する。 一走査線に当たる映像信号はシフトレジスタ18 によって、順次サンプルホールド回路17に沓き 込まれ、保持される。ゲートライン駆動回路15 はゲートラインを縦方向に頃次走査して、一行づ つ映像信号を書き込む。アクティブマトリクスア レイ14の構造は第3図の等価回路図で示す。各

(発明が解決しようとする問題点)

しかし、従来のアクティブマトリクス表示装置で、例えばクチ×ヨコ = 2 4 0 × 2 4 0 程度のマトリクス状の画素を用いてフレーム周波数 6 0 H z のTV画像の表示をする場合、ドレインライン 駆動回路のクロック周波数は 1 ~ 4 M H z となる。

の場合、N = 10. 即ち、駆動回路を10分割すれば、実際には400KHzのクロック周波数で良いことになる)動作速度の遅い群膜トランジスクでも、スイッチング素子を設けたのと同じ基板上に、駆動回路を集積化することが出来るようになる。

(実施例)

 そこで、この発明は従来のこのような欠点を解 決するため、動作速度が遅い薄膜トランジスクを 用いても実現可能な、駆動回路を内蔵したアクティブマトリクス表示装置を得ることを目的として いる。

(問題点を解決するための手段)

上記問題点を解決するために、この発明は、映像信号の駆動回路をN個の複数に分割し、分割した各駆動回路を同時に並列に動作させるようにした。

(作用)

上記のように、駆動回路を分割することにより、 駆動回路のクロック周波数は1/Nとなり、(例 えば4MHzのクロック周波数が必要な駆動回路

インを駆動する。 D - クロック信号のクロック問 波数は唯一つのシフトレジスクで1走査線を走査 する場合と比べ1/3でよい。

アクティブマトリクス液晶表示装置1の外部駆 動回路の一例は第2図に示す如くシフトレジスタ 1. サンプルホールド回路 8. サンプルホールド 回路9.シフトレジスタ10.ll.12などか らなる。映像信号はシフトレジスタ7により順次 サンプルホールド回路8に書き込まれ保持される。 次の走査線の走査が始まると、サンプルホールド 回路8に審き込まれていた映像信号はサンプルホ ールド回路9に移される。サンブルホールド回路 9 に保持された映像信号はシフトレジスタ10. 11.12によって一走査線の1/3づつに分け られてD-クロック信号と同期してドレインライ ン駆動回路4,5,6に書き込まれる。ドレイン ライン駆動回路4.5.6は、それぞれ同時に、 並列して,西面の3分別された領域のドレインラ インを駆動する。

以上の説明ではアクティブマトリクス液晶表示。

装置1のドレインライン駆動回路は3個に分割した場合を示したが、例えば分割数を10にすればクロック間波数は更に減って1/10になる。この場合のアクティブマトリクス液晶表示装置1への入力信号数の増加は、3分割と比べると、Dークロック信号は総てのドレインライン駆動回路に共通しているので増加せず、映像信号線の増加の高々7本にすぎない。

以上の説明では単位安示画素としては、液晶を用いたアクティブマトリクトを最高であるととしたが、EL、エレクトを表示をである。といたアクティブをリクスを示したが、ELマトリクスを示しては、アウラスを明は適用できる。本発明は適用できる。本発明はしては、アールを出していません。カラーではどを半導体が近れている。というである。というでもである。というでもである。というでもでは、アーフィルターを用いたである。というでもできる。

(発明の効果)

この発明は以上説明したように、映像信号駆動回路を複数に分割することにより、入力端子数は大幅に増加しないまま、映像信号駆動回路のクロック間波数を大幅に減少することができて、動作速度の遅い薄膜トランジスタを用いても、駆動回路をアクティブマトリクス表示装置を実現出来る効果がある。

4. 図面の簡単な説明

第1図は、この発明にかかるアクティブマトリクス液晶表示装置の回路図、第2図は、従来のアクティブマトリクス液晶表示装置の回路図、第3図は、アクティブマトリクスアレイの等価回路図である。

1…………アクティブマトリクス液晶表示装置


2 --- --- アクティブマトリクスアレイ

3 ………ゲートライン駆動回路


4. 5. 6 --- ドレインライン駆動回路

Yi, Yi+1 ドレインライン

以上



第2図



第 3 図

アクティアマトリクスアレイ

